现在手机的性能到底是怎样一个水平？

dennisyy · 发表于 2012-8-20 19:27

引用第28楼Jet.Black于2012-08-20 18:11发表的 :

05年太遥远，我无法信服？可以具体比较下ARMV7(Cortex A)和INTEL Core架构？

可别认为05年太遥远，一款架构提出到设计macro architecture，到做成soc，到做成产品，年限远比你想象的要久
你要知道直到去年才摸到手机里的cortex-a9，是在08年初就设计完成了的，其基础的技术和架构设计还要更早
今年ARM发布了64bit的v8架构，可到现在为止，上一代架构A15的产品还没见上市

cortex-a架构只是规定了编程模型上支持的功能，这个系列里有很多处理器的，除了大家经常看得到的A8，A9，A15，还有A5，A7，每一款采用的的硬件架构都不一样，就核内调度基本架构上来说也就是A8按序双发scoreboard+replay queue，A9双发乱序rob，A15三发射还没仔细看过，A5，A7资料还没拿到
事实上，各家比如华为高通都是花大钱签的architecture license，在ARM授权之下写自己的处理器，利用的只是ARM的生态环境而已
满足ARM的产品线定位，内部用的技术各显神通
我是负责issue这部分的，这部分技术已经很多年没更新了，无外乎也就是物理寄存器的重命名，还有基于counter的发射之类的，核内的热点一直是高级的branch prediction技术和各种低功耗的cache技术，这部分我不擅长，至于多核是另外的team在做，交互部分我也不负责，只是了解原理

至于intel的core，各个公司每次发布新处理器时的所谓的架构图，就几个框框，基本都是糊弄人的，真正的macro architecture是不会给其它人看得
要我比较当今的core的技术，那也得intel公开才行啊，我又不是大boss，人脉还没办法伸展到intel那边搞到技术

无印凉粉 · 发表于 2012-8-20 19:30

提示: 作者被禁止或删除内容自动屏蔽

qwased · 发表于 2012-8-20 19:31

引用第40楼Jet.Black于2012-08-20 19:20发表的 :

说的是xeon的QPI？其他CPU好像都没这玩意啊。

lpddr2 533mhz双通道的a5才跑这种成绩

Jet.Black · 发表于 2012-8-20 19:32

引用第41楼dennisyy于2012-08-20 19:27发表的 :

可别认为05年太遥远，一款架构提出到设计macro architecture，到做成soc，到做成产品，年限远比你想象的要久
你要知道直到去年才摸到手机里的cortex-a9，是在08年初就设计完成了的，其基础的技术和架构设计还要更早
今年ARM发布了64bit的v8架构，可到现在为止，上一代架构A15的产品还没见上市
.......

问题：既然ARM超标量分支预测乱序执行64位都有了，与INTEL的差距除了量的区别外还有什么本质区别？

Jet.Black · 发表于 2012-8-20 19:38

引用第43楼qwased于2012-08-20 19:31发表的 :

lpddr2 533mhz双通道的a5才跑这种成绩

问题是内存控制器不在ARM架构里啊

dennisyy · 发表于 2012-8-20 19:39

引用第31楼不歌不寐于2012-08-20 18:36发表的 :

ARM短小精干，X86臃肿不堪，所谓树业有专攻，板砖也能拍死你！

嘛～至于指令集的比较，拼的都是生态系统，从来都不是技术
到现在为止，最丑陋的x86最为成功，而嵌入式这边，嵌入式指令集里面最丑陋的ARM市场份额最大，指令集（不是处理器哦）这个战场里从来都不是技术优先
对于我们这些cpu码农来说，真正漂亮的是mips，arm的指令因为历史包袱，编码乱的要死，可还不是把mips打的满地找牙
如果你拿得到资料的话，就会发现最新的v8架构甩掉了包袱之后，也整齐多了，整个架构非常像mips，更加说明了mips的先进

其实别太看得起ARM，大家只是需要一个公共标准，或者联盟一样来跟intel竞争，现在你数的出来的这些ic巨头，动动手指头就可以把arm收掉，只是另外几家公司不会让这种事情发生而已。大家不是享受ARM每次开发新技术，只是想共享这个生态环境而已。指令集最重要的就是生态系统。arm现在的license发的都烂掉了，软核代码黑市上都买的到，可以算是半开源吧。

说起mips，如果对CPU感兴趣，推荐一本书《computer architecture a quantitative approach》，最新的应该出到第5版了
这本书是的stanford校长和mips的创始人写的，是所有cpu设计者的入门经典，不仅stanford和berkeley这些学校教，就算是进了高通marvell，cpu的新员工也会被公司的高层讲这门课

Jet.Black · 发表于 2012-8-20 19:43

引用第46楼dennisyy于2012-08-20 19:39发表的 :

嘛～至于指令集的比较，拼的都是生态系统，从来都不是技术
到现在为止，最丑陋的x86最为成功，而嵌入式这边，嵌入式指令集里面最丑陋的ARM市场份额最大，指令集（不是处理器哦）这个战场里从来都不是技术优先
对于我们这些cpu码农来说，真正漂亮的是mips，arm的指令因为历史包袱，编码乱的要死，可还不是把mips打的满地找牙
.......

X86已经没剩下多少指令了。

qwased · 发表于 2012-8-20 19:43

引用第46楼dennisyy于2012-08-20 19:39发表的 :

嘛～至于指令集的比较，拼的都是生态系统，从来都不是技术
到现在为止，最丑陋的x86最为成功，而嵌入式这边，嵌入式指令集里面最丑陋的ARM市场份额最大，指令集（不是处理器哦）这个战场里从来都不是技术优先
对于我们这些cpu码农来说，真正漂亮的是mips，arm的指令因为历史包袱，编码乱的要死，可还不是把mips打的满地找牙
.......

等等,不是说V8兼容V7吗?难道不兼容了?

Jet.Black · 发表于 2012-8-20 19:44

引用第48楼qwased于2012-08-20 19:43发表的 :

等等,不是说V8兼容V7吗?难道不兼容了?

兼容的办法有很多。

dennisyy · 发表于 2012-8-20 19:51

引用第44楼Jet.Black于2012-08-20 19:32发表的 :

问题：既然ARM超标量分支预测乱序执行64位都有了，与INTEL的差距除了量的区别外还有什么本质区别？

定位不一样同学，一款处理器在设计之前，技术部门的大boss在定需求的时候，就会规定性能功耗面积是多少多少
intel可以设计一款处理器，功耗几十上百瓦，可一款高性能的嵌入式处理器，tsmc65单核功耗大于1w你就别想出现在boss面前了
我当然知道如果面积放宽点，cache做大性能好很多啊，可嵌入式成本需求卡在那里，我能像桌面处理器那样随便用么

除此之外，不排除intel的地窖里还藏着多少祖传秘密技术没有拿出来，没把他逼到跳楼的地步谁知道呢

dennisyy · 发表于 2012-8-20 19:53

引用第48楼qwased于2012-08-20 19:43发表的 :

等等,不是说V8兼容V7吗?难道不兼容了?

文档在公司里可能记不太清楚，v8架构下分为A64?A32/T32，A64的指令集二进制跟A32/T32不兼容，甚至说寄存器个数这种编程模型都不一样
v8架构下的处理器兼容v7，应该是采用模式切换的方法来执行老的arm和thumb指令

Jet.Black · 发表于 2012-8-20 19:54

引用第24楼dennisyy于2012-08-20 17:20发表的 :
现在嵌入式CPU里面很多核内架构层面的技术都是当年intel玩剩下的
当然，技术的使用要看定位，总体性能也要看工艺

引用第50楼dennisyy于2012-08-20 19:51发表的 :
定位不一样同学，一款处理器在设计之前，技术部门的大boss在定需求的时候，就会规定性能功耗面积是多少多少
intel可以设计一款处理器，功耗几十上百瓦，可一款高性能的嵌入式处理器，tsmc65单核功耗大于1w你就别想出现在boss面前了
我当然知道如果面积放宽点，cache做大性能好很多啊，可嵌入式成本需求卡在那里，我能像桌面处理器那样随便用么

除此之外，不排除intel的地窖里还藏着多少祖传秘密技术没有拿出来，没把他逼到跳楼的地步谁知道呢

所以结论是红色部分黑的没有根据？

dennisyy · 发表于 2012-8-20 20:03

引用第32楼danying555于2012-08-20 18:41发表的 :
看来很多人怀疑我的直觉，那我说说直觉来源吧。
还是游戏，我用赛扬4当年玩轩辕4外传苍之涛，或者athlon3000+玩半条命2，1024X768的分辨率，外面挂个QQ，开个迅雷，浏览器，能流畅。

现在我用双核手机，后台程序一多，连桌面的滑动都感觉帧率过低。那些所谓大型3D游戏，到底有多少画面特效？多少多边形？

.......

你楼下同学说了，行业里通行的性能是dhrystone，你可以在这里看到所有的主流处理器的dhrystone成绩（别忘记勾选desktop）
http://www.notebookcheck.net/Mob ... arklist.2436.0.html
算派不知道，很少用，linkpack的话更多的是侧重浮点性能，不是用来衡量通用性能的benchmark
看过dhrystone的就知道，很简单的一个字符串的拷贝程序，优化起来太简单，稍微针对一下性能就能提高很多
因此近年来，逐渐采用core mark来代替。另外嵌入式最常用的是EMMBC，测试量远大于上述的那两个单独的程序，而且有实际应用更加贴合真实情况
除此之外，以前论文里常用的还有spec2000，虽然更侧重于整体系统而不是处理器

dennisyy · 发表于 2012-8-20 20:15

引用第52楼Jet.Black于2012-08-20 19:54发表的 :

所以结论是红色部分黑的没有根据？

不是举了preg的例子么，另外的话印象中哪个广泛应用的BHT和乱序的一个技术也是intel在奔腾pro里率先采用的
课本后面的示例里有讲，书在公司里不太记得了，第四版3章和4章的实例
你非要让我拿core系列的我也没办法，毕竟intel没公开过，我只是说明，intel在90年代到2000年出头用的技术，到现在被业界广泛使用，甚至有些直到最近才在嵌入式领域实现，至于现在它做技术未来十年是否会成为主流，那只能拭目以待

鸡蛋灌饼 · 发表于 2012-8-20 20:18

引用第40楼Jet.Black于2012-08-20 19:20发表的 :

说的是xeon的QPI？其他CPU好像都没这玩意啊。

HT

引用第47楼Jet.Black于2012-08-20 19:43发表的 :

X86已经没剩下多少指令了。

支持RISC的从一开始就犯了个错误，认为硬件需求是可以规划好的
但事实呢？

还有你这句话证明你根本不了解X86，Intel那几本手册扫一遍再来吧。

鸡蛋灌饼 · 发表于 2012-8-20 20:20

引用第54楼dennisyy于2012-08-20 20:15发表的 :

不是举了preg的例子么，另外的话印象中哪个广泛应用的BHT和乱序的一个技术也是intel在奔腾pro里率先采用的
课本后面的示例里有讲，书在公司里不太记得了，第四版3章和4章的实例
你非要让我拿core系列的我也没办法，毕竟intel没公开过，我只是说明，intel在90年代到2000年出头用的技术，到现在被业界广泛使用，甚至有些直到最近才在嵌入式领域实现，至于现在它做技术未来十年是否会成为主流，那只能拭目以待

乱序最早是大型机上的技术，可以上溯到80年代以前
不过推到PC上确实是Intel干的

Jet.Black · 发表于 2012-8-20 20:21

引用第54楼dennisyy于2012-08-20 20:15发表的 :

不是举了preg的例子么，另外的话印象中哪个广泛应用的BHT和乱序的一个技术也是intel在奔腾pro里率先采用的
课本后面的示例里有讲，书在公司里不太记得了，第四版3章和4章的实例
你非要让我拿core系列的我也没办法，毕竟intel没公开过，我只是说明，intel在90年代到2000年出头用的技术，到现在被业界广泛使用，甚至有些直到最近才在嵌入式领域实现，至于现在它做技术未来十年是否会成为主流，那只能拭目以待

觉得某种程度的共识已经达到了，偃旗息鼓鸣金收兵

Jet.Black · 发表于 2012-8-20 20:24

引用第55楼鸡蛋灌饼于2012-08-20 20:18发表的 :

支持RISC的从一开始就犯了个错误，认为硬件需求是可以规划好的
但事实呢？

还有你这句话证明你根本不了解X86，Intel那几本手册扫一遍再来吧。

问题1：求手册
问题2：什么是宏指令和微指令？

dennisyy · 发表于 2012-8-20 20:25

引用第56楼鸡蛋灌饼于2012-08-20 20:20发表的 :

乱序最早是大型机上的技术，可以上溯到80年代以前
不过推到PC上确实是Intel干的

我指的是乱序的其中某个加速技术，乱序么，提高指令并行性，很自然的想法（现在来看><）

想起来一个技术了，trace cache，现在在此衍生出很多指令cache技术，有明显的实际意义

PS:哎呀，看冰果去了，下班了还一晚上讨论技术真是悲催>_<

鸡蛋灌饼 · 发表于 2012-8-20 20:31

引用第58楼Jet.Black于2012-08-20 20:24发表的 :

问题1：求手册
问题2：什么是宏指令和微指令？

http://www.intel.com/content/www ... eloper-manuals.html
宏指令就是x86，微指令你混进Intel或者农企的CPU设计部门去看细节好了
当然你自己也能设计微指令但和当前话题有毛关系啊

另外就算P4用了这种技术，后面新需求来了照样老老实实的加新电路新指令。典型例子就是多核和虚拟化，最新的例子是众核。
从这方面来看定长指令集会让人觉得蛋疼。

引用第59楼dennisyy于2012-08-20 20:25发表的 :
我指的是乱序的其中某个加速技术，乱序么，提高指令并行性，很自然的想法（现在来看><）

想起来一个技术了，trace cache，现在在此衍生出很多指令cache技术，有明显的实际意义

PS:哎呀，看冰果去了，下班了还一晚上讨论技术真是悲催>_<

靠，我才想起来冰果我下好了没看

Jet.Black · 发表于 2012-8-20 20:35

引用第60楼鸡蛋灌饼于2012-08-20 20:31发表的 :
http://www.intel.com/content/www/us/en/processors/architectures-software-developer-manuals.html
宏指令就是x86，微指令你混进Intel或者农企的CPU设计部门去看细节好了
当然你自己也能设计微指令但和当前话题有毛关系啊

另外就算P4用了这种技术，后面新需求来了照样老老实实的加新电路新指令。典型例子就是多核和虚拟化，最新的例子是众核。
从这方面来看定长指令集会让人觉得蛋疼。

1. 不是问你定义。
2. X86好多指令手册里说已经不能用了啊，这是肿么回事？

Jet.Black · 发表于 2012-8-20 20:43

这么说吧，INTEL出的也是RISC芯片。

CISC的壳加RISC的核，没有问题吧。

		自动登录	找回密码
密码			立即注册

无印凉粉无印凉粉当前离线禁止发言精华 \| 战斗力鹅 \| 回帖 0 注册时间 2007-11-24 头像被屏蔽	发表于 2012-8-20 19:30 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽

	回复使用道具举报

[移动] 现在手机的性能到底是怎样一个水平？