找回密码
 立即注册
搜索
查看: 2420|回复: 19

数字信号线材之谜

[复制链接]
头像被屏蔽
发表于 2008-12-31 10:54 | 显示全部楼层 |阅读模式
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

头像被屏蔽
发表于 2008-12-31 10:57 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

     
发表于 2008-12-31 11:30 | 显示全部楼层
数字信号最大的问题是异步时钟域的问题
对于接收方的异步信号,如何解决同步问题才是最关键的

数字信号特点之一就是抗干扰,因为只有0和1

我觉得这个问题大可不必担心
回复

使用道具 举报

头像被屏蔽
     
发表于 2008-12-31 12:01 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

     
发表于 2008-12-31 12:26 | 显示全部楼层
LVDS一般是2.5V
0和2.5V

这点压差已经不小了唉

关键还是信号的频率

太高的频率,意味着给你的时序盈余空间越小,也就越采不准

[ 本帖最后由 zmw_831110 于 2008-12-31 12:27 编辑 ]
回复

使用道具 举报

     
发表于 2008-12-31 14:10 | 显示全部楼层
反正都是调制信号,还是抗干扰比较重要
回复

使用道具 举报

     
发表于 2008-12-31 16:11 | 显示全部楼层
有纠错,怕啥
回复

使用道具 举报

头像被屏蔽
 楼主| 发表于 2008-12-31 16:14 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

头像被屏蔽
     
发表于 2008-12-31 17:08 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

头像被屏蔽
     
发表于 2008-12-31 19:08 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

     
发表于 2008-12-31 19:37 | 显示全部楼层
而且就算错了那么丁点
就照画面的更新速度

这点错误,你在你反应过来之前就已经更正掉了
回复

使用道具 举报

头像被屏蔽
     
发表于 2008-12-31 20:52 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

头像被屏蔽
发表于 2008-12-31 21:51 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

头像被屏蔽
     
发表于 2008-12-31 23:39 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

头像被屏蔽
 楼主| 发表于 2009-1-1 00:52 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

头像被屏蔽
     
发表于 2009-1-1 11:16 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

     
发表于 2009-1-1 11:42 | 显示全部楼层
原帖由 flymop 于 2008-12-31 20:52 发表
数字传送能用差分
校验是不用想了,DVI那带宽不可能

不过传输再数字也没用,LCD面板是模拟信号驱动,所以1920以下还是VGA好


具体他的数据格式是怎么样的我不清楚

不过差分信号,本身就具有抗干扰性,能传输得更快

虽是串行传输,到芯片里还是要通过SERDES/ROCKETIO之类的东西串转并,加个校验位完全不存在技术问题,关键还是看行业标准是怎么做的

而且设计本身就是流水线式的东西,只要数据发送前端和后端有纠错协议在,在里面加一段校验,纠错恢复功能,完全不影响timing

没研究,不多说了

[ 本帖最后由 zmw_831110 于 2009-1-1 11:48 编辑 ]
回复

使用道具 举报

头像被屏蔽
发表于 2009-1-1 22:32 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复

使用道具 举报

     
发表于 2009-1-2 10:37 | 显示全部楼层


数据源----->数据输入--->数据处理--->数据输出--->驱动面板---->显示
0                   1                   2                     3                    4                      5

TMDS[5:0]
6bit 并行差分信号传输

如果硬是要有纠错协议,只能在模块3和模块4之间多一层校验协议
同时将输入到驱动面板的其他信号同步delay处理所需的clock

整个处理都是流水线式的设计了,当然,这个是本人的异想天开
回复

使用道具 举报

     
发表于 2009-1-2 10:40 | 显示全部楼层
对了
看了DVI的接口定义才发觉
原来信号位宽才6bit
那么那个8bit面板如何发挥功效?
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Archiver|手机版|小黑屋|上海互联网违法和不良信息举报中心|网上有害信息举报专区|962110 反电信诈骗|举报电话 021-62035905|Stage1st ( 沪ICP备13020230号-1|沪公网安备 31010702007642号 )

GMT+8, 2025-8-6 03:45 , Processed in 0.120924 second(s), 7 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2025 Discuz! Team.

快速回复 返回顶部 返回列表