一图流解释AM4主板IO规格和RYZEN处理器自带的USB/SATA接口数量

无名的旅人

感谢楼上各位，差不多搞明白是怎么回事了


虽然总线带宽一样走到最后终究是独木桥，但Intel的PCH毕竟是多，哪怕分配起来有一定限制，终究还是方便

AMD的PCH弱鸡，有直连CPU的通道这个想法挺好的，可正常来讲显然应该把固定的那一部分做给NVME啊，给USB3干嘛……
这样导致看似可以灵活使用的PCIE 3.0 x4基本锁死了NVME，到最后SATA还是就那么几个（主要是说B350以下的芯片组），想要终究得第三方芯片再往PCH上接，都是成本

albertfu

无名的旅人 发表于 2017-2-26 09:35
感谢楼上各位，差不多搞明白是怎么回事了

Z270这个南桥明显要比X370规模大好多，两者和CPU之间带宽一样，但Z270灵活太多了

现在crosshair 6 hero卖得比maximus 9 hero还贵，太黑心了。。。

cmyk1234

请问一下Intel的环形总线对那座独木桥有什么影响？

albertfu

cmyk1234 发表于 2017-2-26 10:05
请问一下Intel的环形总线对那座独木桥有什么影响？

ring bus的带宽远大于DMI，频率非常低也不会影响cpu和南桥之间通讯

超ring主要是缓存和内存提高

cmyk1234

albertfu 发表于 2017-2-26 10:15
ring bus的带宽远大于DMI，频率非常低也不会影响cpu和南桥之间通讯

超ring主要是缓存和内存提高 ...

那么技术上或商业上有什么原因导致不能南桥整合到ring bus？

卖哥

cmyk1234 发表于 2017-2-26 14:00
那么技术上或商业上有什么原因导致不能南桥整合到ring bus？

南桥部分晶体管密度不高，但占地不小，用旧工艺制作比较低成本。
而且南桥接的设备对带宽对延迟的需求不大，远点也无所谓。

而AMD在定义AM4接口的时候有作为SOC的需求，或者说挖掘机也只能当SOC卖了……

waldo

albertfu 发表于 2017-2-26 01:49
我看了一下去年的法国佬杂志

http://bbs.saraba1st.com/2b/thread-1357610-4-1.html

感谢，这么看来是拿去做冗余了，不知道良率上去后有没有全开pcie的8核fx系列

—— 来自 lge LG-D802, Android 7.1.1上的 S1Next-鹅版