hgfdsa 发表于 2024-10-9 11:04

cat339 发表于 2024-10-9 11:24

没看懂，LNL哪里来的8+16

而且LNL跟ARL package架构是不同代的。
你对着MTL架构来说ARL还靠谱一点。

huzhiyangqaz 发表于 2024-10-9 12:28

arl 不是说复用 mtl 的 soc die 么，和 lnl 有半毛钱关系

jie2000 发表于 2024-10-9 12:55

控制模块是n6工艺的啊…不搞 chiplet 就要全部 n3b，成本直接上天

lqf3dnow 发表于 2024-10-9 19:14

無始無終 发表于 2024-10-10 07:21

lqf3dnow 发表于 2024-10-9 19:14
硅晶基底是为了减少chiplet延迟，学AMD那样直接在CPU PCB基板上chiplet，只能高延迟、
不过奇怪的是这个硅 ...

对啊，牙膏原本计划在基底背面粘一整个L4缓存的

—— 来自 S1Fun

無始無終 发表于 2024-10-10 07:25

建议看下这个B站BV1Ek4y1p757，虽然说的是流星湖而且有些过时了，但还是讲了不少东西，一个核心观点就是AMD的Chiplet是为了“宏观可扩展性”，而Intel的Chiplet是为了“微观可扩展性”，二者本来就不是一个思路

—— 来自 S1Fun

Van夫膜开 发表于 2024-10-10 08:21

这就是设计思路的问题吧。lnl是模仿m系列的特殊一作。有没有后续还不一定
页: [1]
查看完整版本: ultra200v的奇葩设计