Windows现在有两点需要改：
转来转去时不要从同一个物理核心的线程1转到线程2去
这个问题对IA的U不都存在么
只是“理论上”I的表现好些？ 66666 发表于 2017-3-5 16:08
英特尔CPU内部互联总线强太多，而且L3是共享的
可CCX的L2/L3仅仅只是内部共享，两个CCX之间互联带宽低的 ...
intel的hcc/mcc应该也不是完全共享，所以现在有cluster-on-die的说法 对了，RAM延时高不说是AIDA的识别问题么，更新版本后就正常
刚解禁那天晚上还有很多辟谣帖说ryzen的RAM延时比skylake还低
又是烟雾弹？ 66666 发表于 2017-3-5 16:38
再怎么样有Ringbus也强太多了，核心越多Crossbar的劣势越明显。
也没有越明显，规模大一些还是跟不上的，也需要多个子环路。
http://images.anandtech.com/doci/8423/HaswellEP_DieConfig_575px.png 66666 发表于 2017-3-5 17:25
可Crossbar到8核就不行了
8核不够么，这次出问题也是八核没有全Xbar。
说白了，舍不得面积。 本帖最后由 iluso 于 2017-3-5 19:11 编辑
草薙·京 发表于 2017-3-5 13:11
辣摸如何禁用这个什么鬼线程调度？
禁用调度会影响性能。
比如双核的CPU，三个线程分别占用单核的66%, 66%, 67%，如果开启均衡能跑到接近200%，禁用均衡只能跑到167%
66666 发表于 2017-3-5 17:25
可Crossbar到8核就不行了
Crossbar哪有8核，最多直到6核，推土机是2*4 本帖最后由 KOGmk2 于 2017-3-6 11:41 编辑
这种单个CCX小而全的套路方便堆积木,农企没有Outel那么多的开发费,要尽量保证设计复用,CCX交换带宽是22GB/S.Outel的RING带宽和ring频率有关~~~刚才查阅数据错误~~~按频率4G估算ring带宽为256GB/S,考虑单个CCX内部L3是直连,Outel所有L3都挂在RING上,如果能保证跨CCX的数据只有同步或者交换部分那还能顶一下,而且这个CCX调度BUG似乎只在win10上出现,win7/Linux跑测试得分都有大幅提升,总之这次ZEN的首发小问题异常多,果然好几年不搞高性能CPU积累了太多问题吧. KOGmk2 发表于 2017-3-6 11:13
这种单个CCX小而全的套路方便堆积木,农企没有Outel那么多的开发费,要尽量保证设计复用,CCX交换带宽是22GB/S ...
Ringbus带宽38.4G？从哪编来的 66666 发表于 2017-3-6 11:27
SNB每个核心L3独享带宽都有96GB，怎么可能RING带宽才38.4
数据找错了,刚算了一下在RING频率达到4G的时候,RING带宽256GB/S,这样看的话农企除非能让windows的调度保证跨CCX只使用同步或者交换~~~类似数据集群的方式~~~才能勉强和Outel一战,如果都玩映射或者直接访问的话那农企吃枣药丸,农企的ZEN两组CCX只占一半左右的芯片面积,剩下的部分估计有负责分配CCX的模块,农企所谓的调度补丁大概就是让这东西能和windows好好配合呗. 草薙·京 发表于 2017-3-5 16:06
这个问题对IA的U不都存在么
只是“理论上”I的表现好些？
第一点：windows配合outel的cpu时不会从一个核心的一个线程转到同一个核心的另一个线程上去
第二点outel用的ringbus没有ryzen这个问题 albertfu 发表于 2017-3-7 19:32
第一点：windows配合outel的cpu时不会从一个核心的一个线程转到同一个核心的另一个线程上去
第二点outel ...
不是说到现在还存在“关超线程有助于部分游戏提升性能”么 本帖最后由 albertfu 于 2017-3-8 05:25 编辑
草薙·京 发表于 2017-3-7 23:57
不是说到现在还存在“关超线程有助于部分游戏提升性能”么
对新outel cpu来说没这事了：
http://media.gamersnexus.net/images/media/2017/CPUs/1700/r7-1700-battlefield_1.png
http://media.gamersnexus.net/images/media/2017/CPUs/1700/r7-1700-watch-dogs-2.png
http://media.gamersnexus.net/images/media/2017/CPUs/1700/r7-1700-mll.png
对ryzen来说关闭SMT对游戏加成明显
albertfu 发表于 2017-3-7 19:32
第一点：windows配合outel的cpu时不会从一个核心的一个线程转到同一个核心的另一个线程上去
第二点outel ...
Intel的SMT是动态调整的，只有一个线程时是可以用足整个核心的所有资源，所以不存在一个运行线程会在同一个核心两个“线程”之间切换。
—— 来自 OnePlus ONEPLUS A3010, Android 7.0上的 S1Next-鹅版 本帖最后由 ostcollector 于 2017-3-8 09:28 编辑
e5-mcc/hcc里面又不只是ringbus……
https://software.intel.com/en-us/forums/software-tuning-performance-optimization-platform-monitoring/topic/597818
Some mitigations of these impacts are possible.Xeon E5 v3 (Haswell EP) supports a "cluster on die" mode that splits the cores and L3 cache slices into two groups.This reduces the average L3 access latency relative to the default mode (hashing addresses over all L3 slices), and might also reduce the memory latency (that depends on the snoop response time from the other chip, which I have not tested yet). Intel has also recently disclosed that the next-generation Xeon Phi ("Knights Landing") will support a mode that forces addresses to be mapped to a DTD that is in the same "quadrant" as the memory controller that owns the address, as well as supporting a mode that effectively splits the chip into four NUMA nodes.
页:
1
[2]