貌似skylake已经是指令5发射了
怪不得之前intel的人把skylake比作扣肉，只看前端的话确实这些年来比较大的改进了http://ww1.sinaimg.cn/mw690/56f4767bgw1ewzw1mjok6j20m80vkag2.jpg
http://ww4.sinaimg.cn/mw690/56f4767bgw1ewzw1nafd3j20m80jvgp5.jpg
前端再次加宽了，只是有没有那么多车跑上去还是要程序员和编译器努力了 i5 3550用了三年了，没感觉慢……看来这次还能再用好久 66666 发表于 2015-10-15 12:14
单线程内无相关可并发标量指令能有多少？这不是3D计算，又不是说你路扩大了，能跑的车子就一定会多。
CP ...
升工艺坐等提频率的时代早结束了，靠分流水线级数提频率的办法同样是提升并行性，和扩路遇到的问题一样。 66666 发表于 2015-10-15 12:14
单线程内无相关可并发标量指令能有多少？这不是3D计算，又不是说你路扩大了，能跑的车子就一定会多。
CP ...
另一个思路就是一个线程用不完那就多塞点线程进去咯
Core执行端太宽利用率低下于是在Nehalem重新启用HT来喂饱后端，现在前端也加宽了，HT估计会有点帮助呗 速速提升频率才是正道，受到这个宇宙的限制，多线程意义不大的 auraria 发表于 2015-10-15 12:53
另一个思路就是一个线程用不完那就多塞点线程进去咯
Core执行端太宽利用率低下于是在Nehalem重新启 ...
这不就是Power8么，单核多线程性能是单核单线程性能的250%。 实际效果不还是那么回事.... 超频越来越烂也和cpu不再使用纤焊材料改普通硅脂有关吧 johnie 发表于 2015-10-15 14:49
不是没有提高 而是实际降低了 民用来说2600/2700k随便挑一颗都能稳4.8 只要不是太烂的都能5g日常用 散热 ...
换过材料吧 还“这几年半导体企业发生了什么”，Dark Silicon假说早就提出来了，所以Intel要加大GPU部分搞OpenCL，农企要走HSA，老黄要搞Echelon但估计要夭折，水果要狂堆SRAM。除非明天就所有程序都能异构计算，否则频率极限这点依旧没鸟用 sirlion 发表于 2015-10-15 15:01
超频越来越烂也和cpu不再使用纤焊材料改普通硅脂有关吧
这个只是DIYer安慰自己的说法而已
就算开了盖也不见现在的U比32nm SnB好超
要冲高频只能找GF/IBM的SOI工艺 FinFET天生散热问题定然频率上不去。
你们要高频，要GF搞28nm+SOI就是，问题钱谁出。 卖哥 发表于 2015-10-15 13:18
这不就是Power8么，单核多线程性能是单核单线程性能的250%。
都是一个思路，走大核心的线路
不过IBM的是专为服务器造，优先考虑总体吞吐量，power8已经都8个线程了
而intel的则还是以单线程为重
66666 发表于 2015-10-15 14:31
所以我三年前就说过了，intel单线程性能挤牙膏并不是它不想提升，而是它已经做不到。
看看32nm到14nm，风 ...
学术界很早就给单线程的IPC判死刑了，还能够每代5-10%的坚持了这么多代，已经是工程上的奇迹了 卖哥 发表于 2015-10-15 13:18
这不就是Power8么，单核多线程性能是单核单线程性能的250%。
我们多个测试已经证明了power 8相对于powerq6/7的性能提升是巨大的，看来这条路还是对的？ 看不懂
现在CPU Bound的应用基本都想法设法往GPU上面迁了，剩下的都走分布式了，CPU这点儿挤牙膏感觉有点儿杯水车薪。 yuxiao 发表于 2015-10-15 17:58
我们多个测试已经证明了power 8相对于powerq6/7的性能提升是巨大的，看来这条路还是对的？ ...
问题是，如果主要提升的是多线程性能，那么用多核心实现也是一样的呀。 然并卵，我跟你们说，11月30号以前千万别买Skylake，30号后也要看脸，参见IP6S，当然可能没那么大区别，点到为止 john 发表于 2015-10-15 19:37
然并卵，我跟你们说，11月30号以前千万别买Skylake，30号后也要看脸，参见IP6S，当然可能没那么大区别，点 ...
步进有bug？ 卖哥 发表于 2015-10-15 19:29
问题是，如果主要提升的是多线程性能，那么用多核心实现也是一样的呀。 ...
核心也多了呀，等于是双管齐下了 yuxiao 发表于 2015-10-15 22:58
核心也多了呀，等于是双管齐下了
更小的核心可以塞更多。
Power8有Power7 4倍的晶体管，才1.5倍的核心数和2.5倍的性能。 卖哥 发表于 2015-10-15 19:29
问题是，如果主要提升的是多线程性能，那么用多核心实现也是一样的呀。 ...
堆小核心的很多啊，SPARC那个啥玩意，还有arm和atom的服务器版。走大核心的肯定是单线程和多线程的性能都要兼顾的
ia64提升最大，然而业界完全跟不上，市场彻底失败 wangh 发表于 2015-10-16 00:15
堆小核心的很多啊，SPARC那个啥玩意，还有arm和atom的服务器版。走大核心的肯定是单线程和多线程的性能都 ...
现在那点面积，完全可以堆20个以上一般的强核心了。
而且Power8巨大的核心，也不见得有比更小的强核心拥有更强的单线程性能，主要性能还是靠多线程堆出来的。 当年我记得看过一篇文章说intel要推冷热核的，这么多年过去了，这个玩意还没出来啊 当年我记得看过一篇文章说intel要推冷热核的，这么多年过去了，这个玩意还没出来啊 当年我记得看过一篇文章说intel要推冷热核的，这么多年过去了，这个玩意还没出来啊 66666 发表于 2015-10-16 08:51 实际已经被GPGPU实现了，短流水线级数CPU（热核）+超长流水线GPU（冷核）
原来如此，总觉得没之前设想的强。 66666 发表于 2015-10-16 08:51
实际已经被GPGPU实现了，短流水线级数CPU（热核）+超长流水线GPU（冷核）
完全不是一回事，冷热核是纯risc化的核心加兼容核心。
英特尔当年觉得X86总是要抛弃掉的，区别只是怎么过渡。 卖哥 发表于 2015-10-16 00:57
现在那点面积，完全可以堆20个以上一般的强核心了。
而且Power8巨大的核心，也不见得有比更小的强核心拥 ...
堆是没啥问题，像Haswell这样把单线程玩到极致的大核Intel也能一个CPU里头塞18个进去
最大的限制是功耗，Xeon E5-2699v3的Haswell一个核心跑2.3G功耗就超过5W，18个一起跑加上SA、IMC等部件已经达到145W的TDP上限了，而Silvermont一个核心跑2.4G也不过1.5W，Xeon Phi可以堆上70个这样的小核，在拼多线程（尤其是Linpack这类高并行的浮点运算）的环境显然堆更多小核更划算。
页:
[1]
2