高扎古 发表于 2014-8-16 01:10

卖哥 发表于 2014-8-16 01:15

英特尔把晶体管立起来,尽管投影面积在缩小,但是变高了
而三星尝试了了立很多层,在40nm工艺下塞了4倍于同面积19nm工艺的NAND。

panzerma 发表于 2014-8-16 01:23

目前是硬件性能过剩,谁也没有预料到这种情况是否还有足够的盈利空间去支撑研发。
所以现在软件开始搞硬件杀手了,就是依靠这个来驱动硬件更新啊

绝种好男人 发表于 2014-8-16 01:24

靠量子晶体管了

normalli 发表于 2014-8-16 01:27

眼看就要撞上了,以后就只能堆数量了

高扎古 发表于 2014-8-16 01:32

sirlion 发表于 2014-8-16 02:07

石油天天说要枯竭要完蛋要温室,结果到现在还是霸中霸……我觉得想多了……

lwa190212 发表于 2014-8-16 02:49

一层一层叠上去,或者搞神经网络模拟的芯片,构建新的计算机体系,或者是量子计算机咯...

eva02eva02 发表于 2014-8-16 03:59

只要还是01就无法摆脱晶体管

----发送自 samsung GT-N7100,Android 4.1.1

爱夏 发表于 2014-8-16 14:26

65nm工艺下做电路的表示不做纯数字ft早就过高,本征增益和电压摆幅才是重点,大把同事要求回到90或者130nm

----发送自 asus Nexus 7,Android 4.4

UniqueDiablo 发表于 2014-8-16 14:51

引用第7楼lwa190212于2014-08-16 02:49发表的:
一层一层叠上去,或者搞神经网络模拟的芯片,构建新的计算机体系,或者是量子计算机咯...

一层层叠你首先散热就没法解决

----发送自 STAGE1 App for Android.

panzerma 发表于 2014-8-16 22:12

爱夏 发表于 2014-8-16 14:26
65nm工艺下做电路的表示不做纯数字ft早就过高,本征增益和电压摆幅才是重点,大把同事要求回到90或者130nm
...

正常啊,说实话国内很多设计不适应65以下的要求。

panzerma 发表于 2014-8-16 22:12

爱夏 发表于 2014-8-16 14:26
65nm工艺下做电路的表示不做纯数字ft早就过高,本征增益和电压摆幅才是重点,大把同事要求回到90或者130nm
...

正常啊,说实话国内很多设计不适应65以下的要求。

爱夏 发表于 2014-8-17 01:58

panzerma 发表于 2014-8-16 22:12
正常啊,说实话国内很多设计不适应65以下的要求。

不是国内的,而且我们做的其实是射频,ADC那边反而用的是40nm

lwa190212 发表于 2014-8-17 02:02

本帖最后由 lwa190212 于 2014-8-17 02:03 编辑

UniqueDiablo 发表于 2014-8-16 14:51
一层层叠你首先散热就没法解决

----发送自 STAGE1 App for Android.
所以我觉得人类能发展到这程度简直炫酷
解决了多少不能解决的问题|-` )
实在不行叠起来当炸弹呗

lwa190212 发表于 2014-8-17 02:05

eva02eva02 发表于 2014-8-16 03:59
只要还是01就无法摆脱晶体管

----发送自 samsung GT-N7100,Android 4.1.1

行了人脑里就是01,活了那么多年都没发觉自己是硅基生命
页: [1]
查看完整版本: 当集成电路产业撞上物理学之墙后,it产业会发生什么变化?